DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

3402278

Basic Patent (No, Kind, Date): JP 56059291 A2 810522 <No. of Patents: 001>

LIQUID CRYSTAL DISPLAY UNIT (English)

Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): ISHIHARA TAKESHI

IPC: *G09G-003/36;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56059291 A2 810522 JP 79135592 A 791019 (BASIC)

Priority Data (No,Kind,Date): JP 79135592 A 791019

(9) 日本国特許庁 (JP)

(1)特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭56---59291

⑤Int. Cl.³G 09 G 3/36

識別記号

庁内整理番号 7250-5 C ❸公開 昭和56年(1981)5月22日

発明の数 1 審査請求 未請求

(全 3 頁)

60液晶表示装置

顧 昭54-135592

②特②出

图54(1979)10月19日

加発 明 者 石原健

門真市大字門真1006番地松下電

器産業株式会社内

图 人 松下電器産業株式会社

門真市大字門真1006番地 個代 理 人 弁理士 中尾敏男

外1名

細 看

1 、発明の名称 液晶袋示装置

2、特許請求の範囲

- (1) 電界効果トランジスタ群とコンデンサよりなるメモリ機能を有する絵案が二次元的に配列された液晶要示装置において、電界効果トランジスタ群として、トランスファ・ゲートと本はソースのドレインまたはリースがゲートに接続されたインバータとにより構成され、かつ、前記コンデンサとして、前記インバータのゲート部に形成された容量を利用するととを特徴とする液晶表示装置。
- ② 少くともインバータが相補型電界効果トランシスタにより構成されていることを特徴とする 特許請求の範囲第1項に記載の液晶表示装置。
- 3、発明の詳細な説明

本発明は、メモリ機能を有する液晶表示パネルの電極用基板として、シリコン基板を用いた場合の低消費電力化を液晶に印加される電位の安定化

を小面積のスイッチング、エレメントで行なわせ ることを目的としたものである。

従来、シリコン基板を一方の電極とした液晶表 示パネルは、第1図に示すように、1個のFET とコンデンサよりなるFETアレイが用いられて いる。この動作を簡単に説明する。又はゲート信 号で、シフト・レンスタによりエi-1・エi・エi+1 ……という順に順次走査される。今、≖iにFET TiをONするような電位が印加されると、コンデ ンサCに y_a よりFET T_i を通じて充電される。 との電位は液晶ドット1の一方の電極になるため 低位の1,0に応じて白または黒がパネルに表示 される。次にェi が切れ、 Ti がOFFしてもり - ク電流が極めて小さいため、電位はそのままC に保持され液晶要示もそのまま表示されている。 このように xi が切れ、次に xi+, が入って同様 の充電が行なわれ、順次液晶表示がおこなわれる。 この場合、痕旋的な電流パスはないので消費電流 は主としてコンデンサの充放電電流だけが小さい. 電流ですむ代りに、1秒間に30枚表示をおこな

3 .

うためにはコンデンサに約30m sec の間電位を保力だけの電荷を著えなければならず、比較的大きいコンデンサを要する。通常3~6 p P の容量を必要としているが、この容量をシリコンで得益でで得るといりコン酸化膜の厚さを延径1000 μm × 150 μm程度の面積を入たがってもというのはなるという不利なに放電が保持時間を決定しているという不利な点を有している。

本発明はこれらの欠点を改良しようとするもの である。前述の欠点を改良するために発明された 本発明の第1の実施例を第2図に示す。

第2図の動作は x_i により T_i , がONすると y_j より電位が T_i , を通じてゲート容量 c_i に充電される。この電位が T_{i2} の閾値電位 V_t 以上になると T_{i2} がONし液晶ドット1 にはアース電位が保持され、 C_i が放電されて c_i の電位が V_t

٠. .

が液晶に印加される。今、 $T_{i,i}$ がONすると c_i にはy;の電位にしたがって充放電がおこなわれ る。 c_i の電位がCMOSィンバータの閾値電圧 (略々 V_{DD}/2)より高い場合は、T_{i2N}(n-chト ランジスタ)がONしTi2p (p-chトランジスタ) がOFFして液晶にはアース電位が印加される。 閾値延圧より低い場合はTizNがOFF、Tizp がONして $V_{
m DD}$ が印加される。いずれの場合もど ちらかのトランジスタがOFFしているため直流 パスはなく消費電流は極めて小さい。もちろん、 この構造を逆にし、 P , Nohのトランジスタを入 れ換えてもよいが、との場合は V_{DD}の複性が逆に なってくる。いずれにしてもシステムの電位構成 にしたがって選択する必要がある。 ci はまた、 直流的なリークパスがないため極めて小さくてす むため大面積を要しない利点がある。以上のよう に本発明によれば小面積でかつ消費観流が極めて 小さいパネルを構成することができる。 またCMOSインバータの閾値電圧は大体電源電 圧のなで oi の変動に対して余裕が大きく動作の

以下になると $T_{i,z}$ かOFF して液晶ドットには R_i を通じて V_{DD} 電位が印加される。この方法では c_i の電位が印加される。この方法では c_i の電位が V_t の以上,以下に応じてアース 世位もしくは V_{DD} 電位が一定的に印加され c_i に c_i の以上の以下に応じてアース 世位もる要素が c_i ない利点を奏している。 c_i は c_i かっかっかでは c_i が c_i

本発明の第2の実施例を第3図に示す。

 T_{i_1} はトランスファ・ゲートで Pchもしくは Nch で構成される。もちろん CMOS 構造でもよいが、本質的にはどちらでも可能で基本動作に差は殆んどない。この T_{i_1} に CMOS インバータ T_{i_2p} , T_{i_2p} が接続され、このインバータの出力

6

安定化ができる利点も有している。


4、 図面の簡単な説明

第1図は従来のFETをマトリックス状に配置した液晶表示装成の一部の等価回路を示す図、第2図は本発明の一実施例による液晶表示装成の一部の等価回路を示す図、第3図は同他の実施例による液晶表示装成の一部の等価回路を示す図である。


1 ……液晶ドット、 c_i ……ゲート容量、

T_i, 破界効果トランジスタ(トランスファ・ ゲート)、T_{i2}…… 電界効果トランジスタ(イン バータ)₀

代理人の氏名 弁理士 中 尾 敏 男 ほか1名







第 3 欧

